南宫NG28(中国)·官方网站

　　微纳电子器件温习10道题：佘总5道，陈教授5道能带/器件道理/工艺（较少）佘总：电子器件的机能较量：1.原料上风/工艺上风1.碳纳米管使用：场效应管—告终效力—题目（掺杂/接触势垒）说明道理/能带组织/器件形式对照和古代器件的上风劣势上风：弹道输运，没有热耗散，而且转移率高劣势：无法批量制备；无法掌握无误的掺杂；有很大的接触电阻延长：新原料，旧道理，或者性阐述FET型器件，电压掌握沟道工艺：可控孕育/定位/B-T/T-B光纳米器件2.石墨烯半金属，而不是半导体；需求掀开能带上风：高电子转移率；小劣势：低开合比；高接触电阻；导带和价...

　　：佘总5道，陈教授5道能带/器件道理/工艺（较少）佘总：电子器件的机能较量：1.原料上风/工艺上风1.碳纳米管使用：场效应管—告终效力—题目（掺杂/接触势垒）说明道理/能带组织/器件形式对照和古代器件的上风劣势上风：弹道输运，没有热耗散，而且转移率高劣势：无法批量制备；无法掌握无误的掺杂；有很大的接触电阻延长：新原料，旧道理，或者性

　　FET型器件，电压掌握沟道工艺：可控孕育/定位/B-T/T-B光纳米器件2.石墨烯半金属，而不是半导体；需求掀开能带上风：高电子转移率；小劣势：低开合比；高接触电阻；导带和价带接触功课题里的各式组织领会能带图（0带隙），不请求会画双极运输特点，射频其余的二维原子晶体，MOS2等MOS2：有能带组织，转移率比石墨烯低，有高的开合比，杰出的感光特点3.SI纳米线无结环栅组织：以N型Si纳米线为例，采用功函数大于N型Si的金属修制栅极，因为金半接触时功函数不行家导致能带弯曲，使界面处发作耗尽层，正在纳米标准上，环栅能够告终耗尽层遮盖全部沟道，使晶体管正在没有栅压的景况下合断，告终栅极掌握。上风：无掺杂，裁汰工艺设施；载流子从纳米线中心通过，不受皮相缺陷的影响，有更大的转移率；环栅使得栅控材干加强；能够强迫短沟道效应，使器件进一步缩小；弊端：受工艺束缚大，很小的偏差会极大的影响器件机能；热传导正在高密度下难以实时的挥发出去，容易过热；必需职业正在小电压下，噪声容限低常开/常闭题目：环栅的甜头：栅控材干好，（对照顶栅，背栅，FIN-FET）工艺：修制环栅，氧化自终止：由于对硅举办氧化，天生SiO2时，体积会膨胀，借使Si的直径够大，接连氧化会使内部的Si由于被外部SiO2齐备包裹，发作向内的应力，劝止氧气能够进入无间氧化导致自行终止氧化无结的上风4.真空电子器件上风:速，由于电子正在真空中传输，以是有很大的“转移率”；大功率；对温度不敏锐；电道

　　简陋；抗辐射；劣势：职业电压高；功耗大，静态电流很大；能量服从低；贵职业要求苛刻，热阴极容易坏工艺题目：掠射法；空间电荷效应（何如将阴极发作的电子束鸠合）5.光探测器造成结：1.偏置2.两种半导体3.分歧厚度光伏，光热FET组织：1.静态功耗2.放大3.活络度石墨烯光探测器：上风：电子转移率高；光谱吸取广；杰出的板滞柔韧性和情况不乱性劣势：由于唯有单层原子，光透过率极高，可吸取的光很小处理门径：非对称叉指电极主观题：MORETHANMOORE如何超越？陈教授考功课+温习题选5----------道

　　重心1.通过阅读最早MOORE提出摩尔定律的著作和最新的NATURE上的著作，说明什么是MOORE定律，以及你何如领会MOORE定律的进展摩尔定律：集成电道的集成度每18到24个月就翻一番。特色尺寸每6年缩小近1倍课件领会：原形上，摩尔定律并不是一个物理定律，而是一种预言，一张年光外。它鼓舞半导体资产界连接先进，并发奋去告终它。从根底上讲，摩尔定律是一种资产自我引发的机制，它让人们无法抗拒，并发奋追逐，谁跟不上，谁就或者被残酷的裁汰。摩尔定律已成为一盏照亮环球半导体资产进取对象的明灯2.查阅合于SIA和ITRS的原料（外）SIA:SemiconductorIndustryAssociation美邦半导体业协会的简称ITRS:InternationalTechnologyRoadmapforSemiconductors邦际半导体手艺远景3.请推导等比例缩小的CE律和CV律中MOS器件功耗，延迟年光的缩小因子4.试推导器件尺寸缩小，集成度进步对内连线.栅极走电压除了填充静态功耗，会不会影响MOS器件的机能？（P）会，1.影响导通电流2.影响开启电压6.MOS器件栅氧化层走漏电流的出处因为器件尺寸缩小，栅氧化层厚度减小，导致电子隧穿，穿过绝缘层发作流露电流当栅氧化层大于6nm时以F-N隧穿为主，当栅氧化层很薄时直接隧穿7.MOS走漏电流形成的不良影响，及其处理门径不良影响：1.填充静态功耗2.影响导通电流3.影响开启电压4.器件牢靠性降落，影响寿命处理门径：栅氧化层优化安排（1）引进新原料，如HKMG（2）下降栅极电压（3）尺寸缩小时，栅氧化层厚度不按比例缩小8.MOS中绝缘层减薄带来的负效应有哪些？（外）流露电流：填充功耗，器件特点劣化牢靠性：器件失效，影响寿命众晶硅栅耗尽和反型层量子化：栅电容降落，有用氧化层厚度填充9.为什么要引入“HKMG”？HKMG:高介电常数金属栅极引入能够减小MOS走漏电流，优化栅氧化层10.MOS器件凡是用什么晶面的硅片修制？（P）（100）11.说明短沟道效应（SCE）跟着沟道缩短，阈值电压减小（N沟）或增大（P沟）的效应（VTrolloff）SCE与沟道掺杂浓度相合，浓度高，VTrolloff显露越晚。发作出处：因为沟道的缩短，源区和漏区的耗尽层越来越近，使得沟道反型层的感化降落，显露阈值电压的滚降。使得阈值电压对沟道长度的变革异常敏锐。12.什么是DIBL效应？画简图说明其发作的出处DIBL效应：draininducedbarrierlowering，漏端引入的势垒下降当沟道长度减小，电压VDS填充，使得漏结与源结的耗尽层挨近时，沟道中的电力线能够从漏区穿越到源区，并导致源极势垒高度下降，从而源区注入到沟道的电子数目填充，导致漏极电流填充。沟道越短，DIBL越重要13.阐述下列效应的出处：HCE,GIDL,转移率的退化（外）HCE：热载流子效应：因为沟道内横向和纵向的电场增大南宫28官方网站，使导电载流子加快，发作高能载流子，即热载流子GIDL：栅极惹起漏极走电，漏栅之间交叠处的高电场转移率退化：沟道反型层载流子受到散射的影响形成转移率降落。散射来自杂质的库仑散射，晶格的声子散射，皮相粗拙形成的皮相散射14.CMOS器件尺寸越来越小，电源电压连接下降,相应的阈值电压减小，然而阈值电压减小要研究哪些身分？（P）速率：阈值电压减小，能够使速率变速；噪声：阈值电压裁汰，会导致器件受到外界的扰乱更容易，抗扰乱材干降落；功耗：增大VT能够减小短道功耗15.量子效应对小尺寸器件MOS的影响有哪些？（1）栅氧化层的隧穿电流（2）反型层量子化（3）有用栅电容降落，惹起阈值电压变革（4）PN结走漏电流填充（5）惹起皮相势随皮相电场变革，影响阈值电压（6）杂质随机漫衍16.什么是α软失效？半导体器件极度是存储器（如DRAM）受到α粒子的影响，使得存储单位信号遗失。机理：当α粒子映照正在半导体器件上时，会形成半导体功夫内原本存正在的极少量的放射性原子的原子核裂变，发作洪量的电子-空穴对形成存储器存储实质被阻挠，不外这种阻挠不是长久性的，以是称为软失效17.说明下列名词：LDD，众晶硅栅电极中的众晶硅耗尽效应LDD：lightly-dopeddrain,浅掺杂漏区，减小漏极电场，使得高VDD能够操纵众晶硅栅电极中的众晶硅耗尽效应：跟着器件尺寸的缩小，tox

　　，Halo，逆向掺杂（retrograde）组织Halo注入通过正在沟道两侧造成高掺杂浓度区,抵达对SCE和DIBL举办有用强迫的主意20.认识栅工程：金属栅（Silicide）,高k栅绝缘层21.认识超浅结（USJ）22.请阐述SOI器件的甜头SOI：绝缘体上硅分开简陋且无寄生lacth-up效应速率速（结电容裁汰）低功耗（走电流小）抗辐照（α软失效）全介质分开，集成密度高全耗尽器件，转移率高，寄生电容小适合短沟器件，易于告终浅结，有利于减小短沟效应和热载流子效应23.说明以下观点：（1）闩锁效应：CMOS特有的寄生效应，由有源区，P衬底，N阱，PMOS的有源区组成的n-p-n结发作，当此中一个三极管正偏时，就会组成正反应造成闩锁，重要时会导致废弃芯片静电和电源电压瞬变或者惹起。（2）浮体效应：当顶层SI膜的厚度大于最大耗尽层宽度时，因为氧化埋层的分开感化，器件开启后一局部没有被耗尽的SI膜将处于电学浮空的形态，这种浮体组织会给器件带来明显的影响，该效应称为“浮体效应”合键显露为器件特点弧线.应变硅器件的道理操纵应变硅取代高纯度硅的器件称为应变硅器件。采用的应力分为张应力和压应力，道理是通过应力使硅的原子密度下降，填补沟道高掺杂惹起的库仑互相感化，从而填充电子的转移率抵达擢升器件机能的感化25.依照上述公式估算SCE和DIBL26.认识VDT模子和MATAR软件nereffect28.Mulitigatemosfet的修制工艺绝缘体上硅修制成鱼鳍状修制栅极遮盖刻蚀栅极外延孕育修制源极，漏极

　　本文档为【微纳电子器件温习】，请操纵软件OFFICE或WPS软件掀开。作品中的文字与图均能够修削和编辑， 图片更改请正在作品中右键图片并转换，文字修削请直接点击文字举办修削，也能够新增和删除文档中的实质。

　　[版权声明] 本站通盘原料为用户分享发作，若发明您的权益被侵吞，请合联客服邮件，咱们尽速处分。

　　本作品所显现的图片、画像、字体、音乐的版权或者需版权方格外授权，请仔细操纵。